

Title	AXI New Internal SRAM Controller Design Note
Project	AXI
Description	AXI BUS 용 새로운 Internal SRAM Controller 설계 방법
Author	holelee
Date	25/May/2005

(*) 기존의 AXI Internal SRAM Controller

기존의 AXI Internal SRAM Controller는 Test Master의 test와 AXI Bus를 테스트하기 위해 급하게 설계했기 때문에 완벽한 설계가 이루어지지 못했다. 가장 큰 문제는 너무 간단한 state machine에 있었다. 모든 request는 state가 idle이 되어야 처리하도록 하였기 때문에, 연속적으로 request가 오는 경우 바로 전의 request를 모두 처리하고 idle state가 될 때까지 기다려 address를 latch함으로써 불필요한 delay가 생기게 되었다. 그 delay는 round-robin arbitration delay와 address latch를 위한 1 cycle delay, SRAM read delay(1 cycle)로 구성되었는데, 새로운 request를 먼저 latch하여 queuing을 하면 모두 제거할 수 있다.


또 다른 문제로 write response의 처리가 있었다. Write response동안 다른 channel에서 data를 주고 받을 수 있음에도 그렇게 하지 않았다. 그로 인해 bus bandwidth를 완전히 활용하지 못하게 되었다.

결국 각 channel이 독립적으로 움직이지 않고 단일 state machine에 의해서 움직이도록 되어 있기 때문에 모든 문제가 발생하는 것이다.

(*) 새로운 AXI Internal SRAM Controller의 동작


새로운 AXI Internal SRAM Controller의 이상적인 동작은 다음의 그림과 같다.

- 연속된 2 READ



– WRITE after READ

read request 다음에 write request가 오는 경우는 다음과 같이 처리가 가능하다.



(*) 새로운 AXI Internal SRAM Controller의 설계 방법

- request que

우선 request를 latch할 수 있는 depth 2인 que가 있어야 한다. depth를 더 늘린다고 하여 data를 주고 받는 효율이 높아 지는 것은 아니다. Read/write에 대해서 따로 존재할 필요는 없고, 따라서 request가 read인 write인지 구분을 할 수 있어야 한다. 당연히 que가 full이면 더 이상 request를 accept하면 안되므로 ARREADY와 AWREADY를 low로 유지해 주어야 한다.

- state transition

state transition이 request que에 들어 있는 request에 따라서 달라지도록 해야 한다.

- write response 독립

write response의 처리가 독립적으로 이루어지기 위해서는 write response도 que가 있는 것이 좋은데, 사실 write response를 바로 받고 싶어하지 않는 master는 거의 없으므로 que의 depth는 클 필요가 없다.

(*) SRAM Controller의 사용법

새로 설계된 SRAM Controller의 사용법은 기존의 SRAM Controller와 동일하다.

- 중요한 parameter
 - AXI slave이므로 WID_WIDTH와 RID_WIDTH parameter로 id의 bit width를 변경할 수 있다.
 - SRAM의 크기에 따라 ADDR_WIDTH를 조정하여 address line의 bit width를 변경할 수 있다.
- port 연결

기본적으로 AXI signal을 모두 연결하고, 합성된 Synchronous SRAM을 MEMADDR, MEMCEn, MEMWEn, MEMRDATA, MEMWDATA port에 연결하면 된다.(아래 그림 참조)

